啟航考研計(jì)算機(jī)基礎(chǔ)綜合基礎(chǔ)階段測評——組成原理

(總分：52.00，做題時間：90分鐘)

一、單項(xiàng)選擇題1-40小題。下列每題給出的四個選項(xiàng)中，只有一個選項(xiàng)是最符合題目要求的。(總題數(shù)：22，分?jǐn)?shù)：44.00)

1.下列關(guān)于存儲系統(tǒng)層次結(jié)構(gòu)的說法中，不正確的是( )。

 A.存儲層次結(jié)構(gòu)中，離CPU越近的存儲器速度越快，價格越貴，容量越小

 B.Cache-主存層次設(shè)置的目的是為了提高主存的等效訪問速度

 C.主存一輔存層次設(shè)置的目的是為了提高主存的等效存儲容量

 D.存儲系統(tǒng)層次結(jié)構(gòu)對程序員都是透明的 √

此題考查的知識點(diǎn)：存儲系統(tǒng)層次結(jié)構(gòu)的基本概念。Cache-主存層次對所有程序員都是透明的。主存-輔存層次只對應(yīng)用程序員透明，對系統(tǒng)程序員不透明。

2.存儲器的存取周期與存儲器的存取時間的關(guān)系是( )。

 A.存取周期大于存取時間 √

 B.存取周期等于存取時間

 C.存取周期小于存取時間

 D.存取周期與存取時間關(guān)系不確定

此題考查存儲器存取周期與存取時間的概念及其關(guān)系。存取周期是存儲器進(jìn)行連續(xù)地讀或?qū)懖僮髟试S的最短時間間隔，存取時間是存儲器進(jìn)行一次讀或?qū)懖僮魉璧钠骄鶗r間。

3.以下幾種存儲器中，存取速度最快的是( )。

 A.Cache

 B.寄存器 √

 C.內(nèi)存

 D.光盤

存儲層次結(jié)構(gòu)中，離CPU越近的存儲器速度越快，價格越貴，容量越小。寄存器就是離CPU最近的存儲器。

4.屬于易失性存儲器的是( )。

 A.E ² PROM

 B.Cache √

 C.Flash Memory

 D.CD-ROM

易失性存儲器包括Cache。

5.虛擬存儲器理論上的最大容量取決于( )。

 A.輔存容量

 B.主存容量

 C.虛地址長度 √

 D.實(shí)地址長度

虛地址和實(shí)地址是虛擬存儲器的兩個基本概念，虛擬存儲器的最大容量取決于虛地址長度，主存儲器的最大容量取決于實(shí)地址長度。

6.下列存儲保護(hù)方案中，不是針對“地址越界”訪存違例的是( )。

 A.界限保護(hù)

 B.鍵保護(hù)

 C.環(huán)保護(hù)

 D.設(shè)置訪問權(quán)限位 √

設(shè)置訪問權(quán)限位是針對“訪問越權(quán)”訪存違例的。

7.下列關(guān)于DRAM刷新的說法中，錯誤的是( )。

 A.刷新是指對DRAM中的存儲電容重新充電

 B.刷新是通過對存儲單元進(jìn)行“讀但不輸出數(shù)據(jù)”的操作來實(shí)現(xiàn)

 C.由于DRAM。內(nèi)部設(shè)有專門的刷新電路，所以訪存期間允許進(jìn)行刷新- √

 D.刷新期間不允許訪存，這段時間稱為“訪存死區(qū)(也叫死時間)”

DRAM在訪存期間不允許刷新。

8.下列關(guān)于ROM和RAM的敘述中，正確的是( )。

 A.CD-ROM實(shí)質(zhì)上是ROM

 B.Flash是對RAM的改進(jìn)，可以實(shí)現(xiàn)隨機(jī)存取

 C.RAM的讀出方式是破壞性讀出，因此讀后需要再生

 D.只有DRAM讀后需要刷新 √

CD-ROM是光盤存儲器，是一種機(jī)械式的存儲器，與ROM有本質(zhì)的區(qū)別，選項(xiàng)A錯誤。Flash存儲器是E ² PROM的改進(jìn)產(chǎn)品，雖然它也可以實(shí)現(xiàn)隨機(jī)存取，但從原理上講仍屬于ROM，而且RAM是易失性存儲器，選項(xiàng)B錯誤。DRAM的讀出方式并不是破壞性的，讀出后不需再生，選項(xiàng)C錯誤。SRAM采用雙穩(wěn)態(tài)觸發(fā)器來記憶信息，因此不需要再生；而DRAM采用電容存儲電荷的原理來存儲信息，只能維持很短的時間，因此需要再生，選項(xiàng)D正確。

9.下面是有關(guān)DRAM和SRAM存儲器芯片的敘述： I．DRAM芯片的集成度比SRAM高 Ⅱ．DRAM芯片的成本比SRAM高 Ⅲ．DRAM芯片的速度比SRAM快 Ⅳ．DRAM芯片工作時需要刷新，SRAM芯片工作時不需要刷新 通常情況下，錯誤的是( )。

 A.I和Ⅱ

 B.Ⅱ和Ⅲ √

 C.Ⅲ和Ⅳ

 D.I和Ⅳ

DRAM的集成度高于SRAM，SRAM的速度高于DRAM，可以推出DRAM的成本低于SRAM。SRAM芯片工作時不需要刷新，DRAM芯片工作時需要刷新。隨機(jī)存儲器RAM可分為靜態(tài)和動態(tài)兩種。SRAM由6個MOS管組成一個記憶單元，它的存取速度快，但集成度低，功耗也較大；DRAM由4個MOS管或單個MOS管組成一個記憶單元，它的集成度高，功耗小，但存取速度慢。DRAM是靠MOS電路中的柵極電容來存儲信息的，柵極電容上的電荷數(shù)目會隨著時間推移逐步泄漏，因此每隔一定的時間必須向柵極電容補(bǔ)充一次電荷，這個過程稱為刷新。

10.下列關(guān)于DRAM刷新的說法中，錯誤的是( )。

 A.刷新操作按行進(jìn)行，一次刷新一行中的全部存儲單元

 B.刷新所需的行地址由DRAM內(nèi)部的刷新計(jì)數(shù)器(行地址生成器)給出

 C.集中刷新的“死時間”要大于異步刷新的“死時間”

 D.分散刷新方式同樣存在“死時間” √

分散刷新方式不存在死時間。

11.下列關(guān)于Cache的說法中，正確的是( )。

 A.采用直接映像時，Cache無需考慮替換問題 √

 B.如果選用最優(yōu)替換算法，則Cache的命中率可以達(dá)到100％

 C.Cache本身的速度越快，則Cache存儲器的等效訪問速度就越快

 D.Cache的容量與主存的容量差別越大越好

由于主存塊是在不命中時被裝入Cache，所以Cache-命中率不可能達(dá)到100％。命中率比Cache本身速度對Cache的等效訪問速度影響更大。

12.“小端次序”的機(jī)器上，四字節(jié)數(shù)據(jù)1234．5678H按字節(jié)地址由小到大依次存在為( )。

 A.12345678H

 B.56781234H

 C.34127856H

 D.78563412H √

此題考查小端次序的基本概念。

13.為了提高訪問主存中信息的速度，要求“信息按整數(shù)邊界存儲(對齊方式存儲)”，其含義是( )。

 A.信息的字節(jié)長度必須是整數(shù)

 B.信息單元的存儲地址是其字節(jié)長度的整數(shù)倍 √

 C.信息單元的字節(jié)長度必須是整數(shù)

 D.信息單元的存儲地址必須是整數(shù)

此題考查“信息按整數(shù)邊界存儲”的概念。

14.某存儲系統(tǒng)中，主存容量是Cache容量的1 024倍，Cache被分為8個塊，當(dāng)主存地址和Cache地址采用直接映像方式時，地址映射表的大小應(yīng)為( )。(假設(shè)不考慮一致維護(hù)位。)

 A.6×1 025 bits

 B.8×10 bits

 C.6×1 024 bits

 D.8×11 bits √

由于Cache被分為8個塊，那么Cache有8行，采用直接映像，一行相當(dāng)于一組。故該標(biāo)記陣列每行存儲1個標(biāo)記項(xiàng)，其中主存標(biāo)記項(xiàng)為10 bits(2 ¹⁰ =1 024，是Cache容量的1 024倍，那么就是地址長度比Cache長10位)，加上1位有效位，即為8×11 bits。

15.下面說法中正確的是( )。

 A.有了穩(wěn)定的地址和寫入的數(shù)據(jù)，再有了片選信號才能給出寫命令，以便保證無誤的寫操作

 B.有了穩(wěn)定的地址與片選信號才可以讀

 C.信號應(yīng)有一定的持續(xù)時間，以保證讀寫操作得以正常完成

 D.以上說法都正確 √

存儲器讀寫操作時，地址信號、片選信號、讀寫命令、讀出的數(shù)據(jù)或?qū)懭氲臄?shù)據(jù)，它們之間在時序配合上要滿足以下這些條件：有了穩(wěn)定的地址與片選信號才可以讀；有了穩(wěn)定的地址和寫入的數(shù)據(jù)，再有了片選信號才能給出寫命令，以便保證無誤的寫操作。此外，這些信號應(yīng)有一定的持續(xù)時間，以保證讀寫操作得以正常完成。

16.虛擬存儲器中的頁表有快表和慢表之分，下面關(guān)于頁表的敘述中正確的是( )。

 A.快表與慢表都存儲在主存中，但快表比慢表容量小

 B.快表采用了優(yōu)化的搜索算法，因此查找速度快

 C.快表比慢表的命中率高，因此快表可以得到更多的搜索結(jié)果

 D.快表采用高速存儲器件組成，按照查找內(nèi)容訪問，因此比慢表查找速度快 √

快表采用的是相聯(lián)存儲器，而不是依賴搜索算法來查找的，而慢表通常是依賴于查找算法，故選項(xiàng)A和B錯誤。快表的命中率有可能高于慢表，但快表僅是慢表的一個部分拷貝，不能得到比慢表更多的結(jié)果，因此選項(xiàng)C錯誤。

17.已知Cache命中率H=0．98，主存比Cache慢4倍，已知主存的存取周期為200 ns，Cache／主存的效率是( )。

 A.0．92

 B.0．94 √

 C.0．96

 D.0．98

R=T _m ／T _c =4；T _c =T _m ／4=50 ns；E=1／[R+(1一R)H]=1／[4+(1—4)×0．98]=0．94。

18.已知Cache命中率H=0．98，主存比Cache慢4倍，已知主存的存取周期為200 ns，平均訪問時間是( )。

 A.125 ns

 B.75 ns

 C.55 ns

 D.53 ns √

R=T _m ／T _c =4；T _c =T _m ／4=50 ns；T _a =T _c ／E=T _c ×[4—3×0．98]=50×1．06=53 ns。

19.CPU執(zhí)行一段程序時，Cache完成存取的次數(shù)為3 800次，主存完成存取的次數(shù)為200次，已知Cache存取周期為50 ns，主存為250 ns，那么Cache／主存系統(tǒng)的效率為( )。

 A.86．3％

 B.87．2％

 C.83．3％ √

 D.85．5％

命中率H=N _c ／(N _c +N _m )=3 800／(3 800+200)=0．95；主存慢于(2ache的倍率：r=t _m ／t _c =250 ns／50 ns=5；訪問效率：e=1／[r+(1一r)H]=1／[5+(1—5)×0．95]=83．3％。

20.下列關(guān)于Cache和虛擬存儲器的敘述中，正確的是( )。

 A.當(dāng)Cache沒有命中時，會引起處理器切換進(jìn)程，以更新Cache中的內(nèi)容

 B.當(dāng)虛擬存儲器失效(如缺頁)時，處理器將會切換進(jìn)程，以更新主存中的內(nèi)容 √

 C.Cache和虛擬存儲器由硬件和操作系統(tǒng)共同實(shí)現(xiàn)，對應(yīng)用程序員均是透明的

 D.虛擬存儲器的容量等于主存和輔存的容量之和

(2ache失效與虛擬存儲器失效的處理方法不同，Cache完全由硬件實(shí)現(xiàn)，不涉及軟件端，而虛擬存儲器由硬件和OS共同完成，缺頁時才會發(fā)出缺頁中斷，故選項(xiàng)A錯誤，選項(xiàng)B正確，選項(xiàng)C錯誤。在虛擬存儲器中，主存的內(nèi)容只是輔存的一部分內(nèi)容，故選項(xiàng)D錯誤。

21.影響高速緩存命中率的因素有( )。 I．每次與內(nèi)存交換信息的單位量 Ⅱ．Cache的容量 Ⅲ．Cache結(jié)構(gòu) Ⅳ．不同映像方式 V．主存的大小

 A.I、Ⅱ、Ⅲ、Ⅳ √

 B.I、Ⅱ和Ⅲ

 C.I、Ⅲ和Ⅳ

 D.只有I

影響Cache命中率的因素有以下幾點(diǎn)： (1)Cache的容量：更大的Cache容量，對提高命中率是有好處的，而容量達(dá)到一定值之后，再增加其容量對命中率的提高并不明顯。 (2)Cache line size(每次與內(nèi)存交換信息的單位量)：Cache在命中的情況下，可以在0等待狀態(tài)快速向cPu提供指令和數(shù)據(jù)，而一旦不命中，CPU就必須到主存去取信息，會增加幾個等待狀態(tài)。所以為減少訪問內(nèi)存的次數(shù)，可通過每次到內(nèi)存取信息時不是以一個字為單位，而是以幾個字在主存與Cache之間實(shí)現(xiàn)信息傳送。Cache line size太大，會減慢本次完成傳送的進(jìn)度，還可能出現(xiàn)Cache中太多信息而不被CPU使用，造成費(fèi)時費(fèi)資源。 (3)多級的Cache結(jié)構(gòu)：在已有Cache存儲器系統(tǒng)之外再增加一個容量更大的Cache，此時第一級Cache中保存的信息第二級Cache中也保存，CPU訪問第一級Cache出現(xiàn)缺失時就去訪問第二級Cache。若兩個Cache命中率為90％，兩個合起來的命中率為99％，所以不可再增加第三級Cache。 (4)不同映像方式：全相聯(lián)映像方式很難實(shí)用，直接映像方式命中率略低，多路組相聯(lián)映像方式性能／價格比更好。

22.設(shè)某按字節(jié)編址的計(jì)算機(jī)已配有00000H～07FFFH的ROM區(qū)，地址線為20位，現(xiàn)再用16K×8位的RAM芯片構(gòu)成剩下的RAM區(qū)08000H～FFFFFH，則需要這樣的RAM芯片( )片。

 A.61

 B.62 √

 C.63

 D.64

RAM區(qū)的地址范圍為0000 1000 0000 0000 0000～1111 1111 1111 1111 1111，由此可知RAM區(qū)的大小為31×32．KB，(31×32 KB)／16 KB=62。

二、綜合應(yīng)用題41-47小題。(總題數(shù)：4，分?jǐn)?shù)：8.00)

23.說明頁表的組成與程序邏輯地址到內(nèi)存物理地址的變換過程?？毂硎且欢ㄒ械膯?說明快表內(nèi)容的組成與讀寫原理。

__________________________________________________________________________________________

正確答案：(正確答案：頁表由若干表項(xiàng)組成，每個虛頁號對應(yīng)頁表中的一個表項(xiàng)，表項(xiàng)的內(nèi)容可以由如下部分組成：最重要的是一個虛頁被分配在主存中的實(shí)際頁號，還可能包括頁裝入(有效)位、修改標(biāo)記位、替換控制位、其他保護(hù)位等組成的控制位字段。 地址變換過程：用虛地址中的虛頁號與頁表基地址相加，求出對應(yīng)該虛頁的頁表表項(xiàng)在主存中的實(shí)際地址，從該表項(xiàng)的實(shí)頁號字段取出實(shí)頁號再拼上虛地址中的頁內(nèi)地址，就得到讀主存數(shù)據(jù)用的實(shí)際地址。 為了解決當(dāng)要讀頁內(nèi)的某個存儲單元時，需讀兩次主存才能取得要讀的數(shù)據(jù)的問題(讀兩次主存過程：首先要讀一次主存，通過查頁表求出實(shí)存地址，然后再讀一次主存)，設(shè)立一個完全用快速硬件實(shí)現(xiàn)的容量很小的快速頁表，又稱轉(zhuǎn)換旁路緩沖器，用于存放在頁表中使用最頻繁的、為數(shù)不多的那些表項(xiàng)的內(nèi)容。 快表主要有虛頁號和實(shí)頁號兩項(xiàng)內(nèi)容。經(jīng)快表實(shí)現(xiàn)的地址轉(zhuǎn)換過程：用虛地址中的虛頁號去與快表中虛頁號字段的內(nèi)容相比較，與哪個表項(xiàng)中的虛頁號相同，則可以取出該表項(xiàng)中的實(shí)頁號，并與頁內(nèi)地址拼接出主存實(shí)際地址。這一過程可以很快完成，類似于高速緩沖存儲器的運(yùn)行原理。當(dāng)在快表中找不到該虛頁號時，就要到主存中經(jīng)慢表找出該虛頁號對應(yīng)的實(shí)頁號，在得到一個主存實(shí)際地址的同時用該虛頁號和實(shí)頁號替換快表的一個表項(xiàng)的內(nèi)容，以反映這次操作的形勢。)

24.說明段表的組成與邏輯段地址到內(nèi)存物理地址的變換。

__________________________________________________________________________________________

正確答案：(正確答案：段表也是一個特定的段，通常被保存在主存中。段表由多個入口(表項(xiàng))組成，每個表項(xiàng)由三部分內(nèi)容構(gòu)成：段起始地址、段的長度、段的裝入位。段起始地址給出的是本段在主存中的起始地址，該起始地址加上段內(nèi)地址就得到本段的一個字在主存中的真正地址。段的長度用于主存使用的合法性檢查，當(dāng)出現(xiàn)段內(nèi)地址超過段的長度時，就是主存使用中的一個地址越界錯誤。段的裝入位用于判斷本段是否已裝入主存。 地址轉(zhuǎn)換過程，從概念上講可以用如下辦法完成：把邏輯地址中的段號與段表基地址的內(nèi)容相加，用相加之和作地址，找到段表的一個表項(xiàng)，檢查該表項(xiàng)中的裝入位，其內(nèi)容為1，表示該段已調(diào)入主存，從表項(xiàng)中取段的起始地址與邏輯地址中的段內(nèi)地址相加，就得到一個數(shù)據(jù)在主存中的實(shí)際地址。若表項(xiàng)的裝入位的值為0，表示該段尚未調(diào)入主存，則操作系統(tǒng)負(fù)責(zé)首先把該段從磁盤裝入主存，并相應(yīng)修改段表中的該表項(xiàng)內(nèi)容，之后才可以完成地址轉(zhuǎn)換過程。)

25.CPU執(zhí)行一段程序時，Cache完成存取的次數(shù)為5 000次，主存完成存取的次數(shù)為200次。已知Cache存取周期為40 ns，主存儲取周期為160 ns。求： (1)Cache的命中率H。 (2)Cache-主存系統(tǒng)的訪問效率e。 (3)平均訪問時間T。

__________________________________________________________________________________________

正確答案：(正確答案：(1)命中率H=N _c ／(N _c +N _m )=5 000÷(5 000+200)=5 000÷5 200=0．96 (2)主存慢于Cache的倍率： R=T _m ／T _c =160 ns÷40 ns=4 訪問效率： e=1÷[r+(1一r)H]=1÷[4+(1—4)×0．96]=89．3％ (3)平均訪問時間： T _a =T _c ／e=40÷0．893=45 ns)

26.用快表(頁表)的虛實(shí)地址轉(zhuǎn)換條件，快表放在相聯(lián)存儲器中，其容量為8個存儲單元，問： (1)當(dāng)CPU按虛地址1去訪問主存時主存的實(shí)地址碼是多少? (2)當(dāng)CPU按虛地址2去訪問主存時主存的實(shí)地址碼是多少? (3)當(dāng)CPU按虛地址3去訪問主存時主存的實(shí)地址碼是多少?

__________________________________________________________________________________________

正確答案：(正確答案：(1)用虛擬地址為1的頁號15作為快表檢索項(xiàng)，查得頁號為15的頁在主存中的起始地址為80000，故將80000與虛擬地址中的頁內(nèi)地址碼0324相加，求得主存實(shí)地址碼為80324。 (2)主存實(shí)地址碼=96000+0128=96128。 (3)虛擬地址3的頁號為48，當(dāng)用48作檢索項(xiàng)在快表中檢索時，沒有檢索到頁號為48的頁面，此時操 作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉(zhuǎn)去執(zhí)行查頁表程序。如該頁面在主存中，則將該頁號及該頁在主存中的起始地址寫入主存；如該頁面不存在，則操作系統(tǒng)要將該頁面從外存調(diào)入主存，然后將頁號及其在主存中的起始地址寫入快表。)

以上是關(guān)于“計(jì)算機(jī)基礎(chǔ)綜合基礎(chǔ)階段測評——組成原理”的相關(guān)資訊，想要更詳細(xì)了解更多考研培訓(xùn)機(jī)構(gòu)的相關(guān)情況，可以咨詢咱們在線客服老師！